Ansys|91国内精品视频|Matlab|91国内精品久久久|R语言培训课程班-91国内精品久久-曙海培训深圳成都南京苏州杭州

1. 數(shù)字集成電路前端設(shè)計培訓(xùn)
   數(shù)字集成電路前端設(shè)計培訓(xùn)
   培訓(xùn)目標(biāo)
   幫助學(xué)員熟悉典型數(shù)字ASIC/SOC開發(fā)流程，課程結(jié)束后能夠獨(dú)立完成數(shù)字電路的所有前端設(shè)計工作，并具備中級以上的數(shù)字設(shè)計水平。
   ?
   培訓(xùn)對象
   電子、通信、計算機(jī)等相關(guān)專業(yè)本科畢業(yè),一年以上工作經(jīng)驗(yàn)的在職工程師；
   電子、通信、計算機(jī)等相關(guān)專業(yè)較高年級在讀研究生；
   一般高校需要項(xiàng)目經(jīng)驗(yàn)的任課教師。
   ?
   培訓(xùn)內(nèi)容
   1.UWB項(xiàng)目介紹，立項(xiàng)分析、實(shí)現(xiàn)方案的規(guī)劃。
   2.VLSI系統(tǒng)的設(shè)計方法學(xué)，時序分析法、基于Snopsys EDA Tools Chain實(shí)現(xiàn)的完整ASIC設(shè)計流程、數(shù)字設(shè)計庫的介紹，分析、創(chuàng)建，及使用。
   3.編碼及仿真技巧。編碼規(guī)范、RTL驗(yàn)證仿真技術(shù)、門級仿真技術(shù)。
   4.綜合技術(shù)。基于DC的綜合技巧，關(guān)注受綜合約束驅(qū)動的設(shè)計，時序路徑、時序弧、基于TCL的綜合運(yùn)行和綜合結(jié)果的關(guān)鍵信息分析。
   5.靜態(tài)時序分析技術(shù)。基于PT的靜態(tài)時序分析策略，選取、過程處理、基于TCL的靜態(tài)時序分析運(yùn)行，關(guān)鍵信息分析。
   6.可測試設(shè)計技術(shù)。基于DFT compiler和TetraMax的DFT技術(shù)，DFT技術(shù)的算法、基本的測試設(shè)計流程、基于TCL的DFT設(shè)計實(shí)現(xiàn)。
   7.形式驗(yàn)證技術(shù)。基于Formality的形式驗(yàn)證方法、基于匹配策略的形式驗(yàn)證技術(shù)、基于TCL的形式驗(yàn)證過程。
   8.功耗控制技術(shù)。基于PrimePower的功耗分析技術(shù)，基于Power Compiler的時鐘門控技術(shù)、基于數(shù)字單元庫的功耗分析方法、基于TCL的功耗分析等多種功耗分析方法和時鐘門控技術(shù)的實(shí)現(xiàn)。
   9.LAYOUT設(shè)計流程。基于ASTRO的芯片Layout技術(shù)及基于SPEF反標(biāo)提取的PostLayout相關(guān)數(shù)字流程，包含在PostLayout中的網(wǎng)表提取、參數(shù)提取、形式驗(yàn)證、靜態(tài)實(shí)現(xiàn)驗(yàn)證、門級功能仿真、功耗分析。
   10.UWB項(xiàng)目開發(fā)過程中的各種電路優(yōu)化手段。
   11.ASIC設(shè)計流程的高級話題，例如跨時鐘域信號的處理，同步撫慰電路設(shè)計及相關(guān)流程處理等設(shè)計技巧。
   12.FPGA設(shè)計技巧。介紹FPGA的物理構(gòu)成，實(shí)現(xiàn)技術(shù)、約束技術(shù)、使用技巧等。
2. 
   ?
10. 
    ?
    ?
12. 
    ?
    ?
14. 
    ?
19. 
    ?
25. 
    ?
26. 
    ?
27. 
    ?
    ?
29. 
    ?
    ?
    ?
    ?
31. 
    ?
36. 
    ?
37. 
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
    ?
38. 
    ?
    ?
    ?
    ?
43. 
    ? ?
45. 
    
52. 
    ?
53. 
    ?
    ?
54. 
    ?
    ?
55. 
    ? ?
    
    
    
    
    

"