課程大綱： FPGA驗(yàn)證培訓(xùn)
第一階段 芯片實(shí)現(xiàn)Link-To-Layout邏輯綜合；
靜態(tài)時(shí)序分析（STA）；
時(shí)序驅(qū)動(dòng)的自動(dòng)布局布線；
邏輯綜合（Logic Synthesis）；
可測(cè)性設(shè)計(jì)（DFT）。物理綜合；
靜態(tài)時(shí)序分析（STA）；
芯片規(guī)劃（Planning）；
時(shí)序驅(qū)動(dòng)的布局布線；
可測(cè)性設(shè)計(jì)（DFT）；
低功耗設(shè)計(jì)。物理綜合；
靜態(tài)時(shí)序分析（STA）Sign off；
RTL-to-GDS流程；可測(cè)性設(shè)計(jì)（DFT）；
低功耗設(shè)計(jì)；IP嵌入設(shè)計(jì)。
第二階段 芯片測(cè)試、FPGA設(shè)計(jì)與驗(yàn)證芯片測(cè)試基礎(chǔ)；
芯片制造工藝；
芯片測(cè)試知識(shí)；
芯片測(cè)試項(xiàng)目和常用輔助工具；
項(xiàng)目設(shè)計(jì)實(shí)踐（C）。
數(shù)字電路邏輯設(shè)計(jì)；
CMOS集成電路設(shè)計(jì)原理；
硬件描述語言HDL及FPGA設(shè)計(jì)方法；
FPGA現(xiàn)場(chǎng)集成；
項(xiàng)目設(shè)計(jì)實(shí)踐（C）。
加入高級(jí)會(huì)員獲得助教答疑
