|
序號
|
課
程 名
稱 |
培
訓 目
標 |
最近開課時間
|
學
期 |
|
芯片、集成電路設計系列培訓班
|
|
C1 |
基于ARM9的SoC芯片設計培訓班 |
ARM9的SoC芯片設計流程及設計經驗傳授,幫助你快速開展ARM9的芯片設計 |
2020年3月16日 |
5天；
30學時 |
|
C2 |
Altera ASIC 原型設計與HardCopy結構化ASIC培訓班 |
通過學習掌握Altera ASIC 原型設計與HardCopy結構化ASIC |
2020年3月16日 |
5天；
30學時 |
|
C3 |
數字電視及工業影像芯片 |
數字電視及工業影像芯片設計技術 |
2020年3月16日 |
5天；
30學時 |
|
C4 |
數模混合電路設計培訓班
|
數模混合電路的設計與測試方法、技巧 |
2020年3月16日 |
5天；
30學時 |
|
C5 |
混合信號測試技術培訓班 |
講解與混合信號有關的設計知識，采樣理論和如何正確采樣模擬信號的原則，如何從設計理念到測試設備來創造一個模擬信號，最后介紹如何從采樣數據中選用正確的測試方法并與芯片參數規范相聯系的方法。 |
2020年3月16日 |
5天；
30學時 |
|
C6 |
數字信號測試技術培訓班 |
這個課程利用大量數字器件測試經驗來解釋測試的概念和技術。課程提供了先進的半導體測試知識的概述，以及測試程序、現場調試技術和故障分析等。
詳細的討論DC、AC和功能性測試的知識。 |
2020年3月16日 |
5天；
30學時 |
|
C7 |
非揮發性內存(NVM)硅智財(IP)的產品應用培訓班 |
主要內容：電源管理PMIC，語音/家電微控制器MCU，觸控面板Touch panel controller and 機上盒。 |
2020年3月16日 |
5天；
30學時 |
|
C8 |
Design of ASIP DSP（ASIP DSP 設計）培訓班 |
ASIP設計方法;有限長數字信號處理;DSP處理器結構與微結構;指令集設計;編程工具設計;處理器數據通道；存儲器子系統；處理器控制通道;嵌入系統軟件設計(Application specific instruction set DSP processors) |
2020年3月16日 |
5天；
30學時 |
|
C9 |
SystemC和系統級設計方法培訓班 |
SystemC和系統級設計方法培訓 |
2020年3月16日 |
5天；
30學時 |
C10 |
DFT設計流程與Syntest DFT解決方案培訓 |
DFT設計流程與Syntest DFT解決方案 |
2020年3月16日 |
5天；
30學時 |
C11 |
CPU和SoC設計和驗證技術培訓班 |
CPU和SoC設計和驗證技術傳授 |
2020年3月16日 |
5天；
30學時 |
C12 |
時序及噪音分析培訓班 |
時序及噪音分析 |
2020年3月16日 |
5天；
30學時 |
C13 |
Timing-Driven Verilog Synthesis
for High-Performance System-on-Chip Design |
Timing-Driven Verilog Synthesis
for High-Performance System-on-Chip Design |
2020年3月16日 |
5天；
30學時 |
C14 |
數字ASIC設計培訓班 |
verification平臺建立/功能測試;設計綜合（synthesys）與掃描鏈測試(DFT);靜態時序分（STA） |
2020年3月16日 |
5天；
30學時 |
C15 |
Flash Memory Testing培訓班 |
NAND Flash 的基本測試方法;NOR Flash 的基本測試方法;常見Flash 測試系統的基本結構;Advantest的flash測試系統 |
2020年3月16日 |
5天；
30學時 |
C16 |
Be One Lab Functional Verification Methodology and Flow培訓班 |
Be One Lab Functional Verification Methodology and Flow培訓 |
2020年3月16日 |
5天；
30學時 |
C17 |
SoC芯片設計解決方案培訓班 |
SoC芯片設計解決方案培訓 |
2020年3月16日 |
5天；
30學時 |
C18 |
可擴展數字信號處理器結構培訓班 |
可擴展數字信號處理器結構培訓 |
2020年3月16日 |
5天；
30學時 |
C19 |
應用SOC及低功耗技術的無線IC設計培訓班 |
SOC的設計方法與實現
低功耗電路的特殊設計
各種運算電路、濾波電路的設計考量
調制解調電路的算法與設計
傅利葉變換電路的設計技巧 |
2020年3月16日 |
5天；
30學時 |
C20 |
IC Physical Design |
介紹基于0.25um及以下工藝的數字IC設計流程和實現流程以及ASIC設計物理版圖方面設計的技巧和方法 |
2020年3月16日 |
5天；
30學時 |
C21 |
模擬集成電路設計(Analog IC Design) |
電路設計模型及設計技巧
復雜電路的特殊處理
高頻模擬電路的特殊設計 |
2020年3月16日 |
5天；
30學時 |
C22 |
硬件仿真及仿真加速技術在超大規模集成電路設計中的應用 |
硬件仿真及仿真加速技術在超大規模集成電路設計中的應用 |
2020年3月16日 |
5天；
30學時 |
C23 |
基于SiGe BiCMOS 技術的射頻/混頻集成電路設計、制造及應用 |
基于SiGe BiCMOS 技術的射頻/混頻
集成電路設計、制造及應用 |
2020年3月16日 |
5天；
30學時 |
C24 |
32位RISC微處理器C*Core及其SOC設計培訓 |
32位RISC微處理器C*Core及其SOC設計培訓 |
2020年3月16日 |
5天；
30學時 |
C25 |
IC設計驗證的整體解決方案 |
IC設計驗證的整體解決方案 |
2020年3月16日 |
5天；
30學時 |
C26 |
SOC芯片設計系列培訓之DFT & Digital IC Testing |
SOC芯片設計系列培訓之DFT & Digital IC Testing |
2020年3月16日 |
5天；
30學時 |
C27 |
Runtime IC設計流程與資源管理解決方案 |
Runtime IC設計流程與資源管理解決方案 |
2020年3月16日 |
5天；
30學時 |
C28 |
Synopsys物理綜合設計方法學和設計工具培訓班 |
一、基于物理綜合的芯片實現方案介紹
二、新版物理綜合工具Physical Compiler介紹與使用技巧
三、基于Physical Compiler的設計流程演示 |
2020年3月16日 |
5天；
30學時 |
C29 |
集成信息和通訊系統的設計技術研究及其應用培訓班 |
集成信息和通訊系統的設計技術研究及其應用培訓 |
2020年3月16日 |
5天；
30學時 |
C30 |
Galaxy設計平臺高級培訓班 |
Galaxy設計平臺高級培訓 |
2020年3月16日 |
5天；
30學時 |
C31 |
Magma NanoTech Symposium培訓班 |
Magma NanoTech Symposium培訓 |
2020年3月16日 |
5天；
30學時 |
C32 |
智能傳感器SOC設計培訓班 |
智能傳感器SOC設計培訓 |
2020年3月16日 |
5天；
30學時 |
C33 |
0-in ABV ASIC驗證方法學培訓班 |
0-in ABV ASIC驗證方法學培訓 |
2020年3月16日 |
5天；
30學時 |
C34 |
大型RISC處理器設計培訓班 |
大型RISC處理器設計培訓 |
2020年3月16日 |
5天；
30學時 |
C35 |
ADC/DAC培訓班 |
本課程講授數據轉換器的特性、結構、組成單元、設計要點、校準技術、低功耗設計技術以及設計實例等內容，通過本課程的學習，可以基本掌握數據轉換器的設計原理、設計方法、關鍵電路設計點等，提高數據轉換器設計的一次成功率。 |
2020年3月16日 |
5天；
30學時 |
C36 |
RTL code與SOC關鍵技術培訓班 |
“RTL code與SOC關鍵技術”課程為數字集成電路前端設計的專題進階類課程，內容包含SOC設計、RTL代碼風格、RTL code與VLSI體系架構、專題針對性LAB等內容；并在此基礎上講授提高設計效率、電路調試技巧以及電路優化等高級話題。幫助學員掌握基于SYNOPSY EDA TOOLS構成的完整ASIC設計流程。通過本課程的學習，學員能夠熟悉典型數字SOC設計，RTL代碼風格編寫，并具備中級以上的數字電路設計水平。 |
2020年3月16日 |
5天；
30學時 |
C37 |
數字集成電路前端多時鐘設計專題班 |
本次課程講授PLL原理，結構，應用，各功能模塊以及頂層具體實現方案。通過本課程培訓，學員可以掌握PLL的設計流程，并且能夠按照設計指標要求，實現PLL的設計與仿真，掌握PLL中關鍵模塊的設計方法以及提高性能的具體方案。 |
2020年3月16日 |
5天；
30學時 |
C38 |
PLL設計實戰提高班 |
本次課程講授PLL原理，結構，應用，各功能模塊以及頂層具體實現方案。通過本課程培訓，學員可以掌握PLL的設計流程，并且能夠按照設計指標要求，實現PLL的設計與仿真，掌握PLL中關鍵模塊的設計方法以及提高性能的具體方案。 |
2020年3月16日 |
5天；
30學時 |
C39 |
模擬高級培訓班 |
模擬高級培訓 |
2020年3月16日 |
5天；
30學時 |
|
數字設計初、中級培訓班 |
數字設計初、中級培訓 |
2020年3月16日 |
5天；
30學時 |
C40 |
數字設計高級培訓班 |
本課程將向學生提供集成電路設計的理論與實例相結合的培養訓練，講述包括電路設計與仿真、版圖設計和驗證以及寄生參數提取的完整全定制集成電路設計流程以及CADENCE與IC制造廠商的工藝庫配合等內容。通過系統的理論學習與上機實踐，學生可掌握集成電路設計流程以及各階段所使用的工具，并能進行集成電路的設計工作。 |
2020年3月16日 |
5天；
30學時 |
C41 |
數字IC前端設計高級培訓班 |
本課程講授基于Synopsys EDA tools構成的ASIC/SOC數字電路前端開發流程，授課內容包括電路開發前期的系統定義、功能劃分、RTL代碼編寫技巧、驗證平臺TestBench編寫技巧、電路仿真技巧、ASIC綜合技術、ASIC靜態時序分析技術、DFT設計等。學員通過運用數字邏輯、硬件描述語言完成一個中等規模的專題項目設計，在課程過程中掌握數字集成電路的coding、仿真、綜合、靜態時序分析、可測性設計、一致性驗證等一系列數字電路前端流程中的設計技巧，最終使學員達到能獨立完成中等規模電路模塊的前端設計水平。 |
2020年3月16日 |
5天；
30學時 |
C42 |
Synopsys 軟件培訓班（上） |
本課程可幫助IC工程師進一步全面系統地理解IC設計概念與方法。培訓將采用Synopsys公司相關領域的培訓教材，培訓方式以講課和實驗穿插進行。Synopsys Formality;Synopsys Prime Time 1；Synopsys Prime Time 2；TetraMAX 1；TetraMAX 2: DSMTest ATPG |
2020年3月16日 |
5天；
30學時 |
C43 |
Synopsys 軟件培訓班（下） |
DFT Compiler 1;HSPICE Essentials;HSPICE Advanced Topics;Design Compiler 1;Lynx Design System;Specman Elite Basics for Verification Environment Users |
2020年3月16日 |
5天；
30學時 |
C44 |
集成電路版圖設計師中、高級培訓班 |
集成電路工藝制造;集成電路設計EDA軟件;芯片物理結構分析;版圖編輯;邏輯分析;物理驗證;芯片物理結構分析;版圖編輯 |
2020年3月16日 |
5天；
30學時 |
C45 |
CPU源代碼分析與芯片設計及Linux移植 |
全面系統地講解了CPU的芯片設計技術。書中詳細分析了開放源代碼32位RISC CPU（or1200）的源代碼、編譯器的移植、Linux操作系統的移植，介紹了CPU源代碼在FPGA上的實現方法，說明了CPU芯片的全定制設計方法。 |
2020年3月16日 |
5天；
30學時 |
C46 |
聚焦離子束（FIB）技術在芯片設計及加工過程中的應用 |
聚焦離子束（FIB）技術在芯片設計及加工過程中的應用 |
2020年3月16日 |
5天；
30學時 |
C47 |
SpringSof/tLaker模擬與混合信號版圖設計培訓 |
SpringSof/tLaker模擬與混合信號版圖設計培訓 |
2020年3月16日 |
5天；
30學時 |
C48 |
先進IC設計技術培訓班 |
先進IC設計技術培訓 |
2020年3月16日 |
5天；
30學時 |
C49 |
Cadence納米集成電路設計新技術培訓班 |
Cadence納米集成電路設計新技術培訓班 |
2020年3月16日 |
5天；
30學時 |
C50 |
集成電路設計驗證與失效分析案例 |
集成電路設計驗證與失效分析案例 |
2020年3月16日 |
5天；
30學時 |
C51 |
IC版圖設計中EDA工具定制應用 |
IC版圖設計中EDA工具定制應用 |
2020年3月16日 |
5天；
30學時 |
C52 |
IC 測試培訓班 |
IC 測試培訓 |
2020年3月16日 |
5天；
30學時 |
首頁 課程表 報名 在線聊 講師 品牌 QQ聊 活動 就業
