Ansys|91国内精品视频|Matlab|91国内精品久久久|R语言培训课程班-91国内精品久久-曙海培训深圳成都南京苏州杭州

       了解信號完整性技術以及如何應用于 Xilinx FPGA 和半導體存儲器間的高速接口。本課程將講述高速總線和時鐘設計，包括傳輸線終端、負載及抖動。您將采用CAD 工具包實現IBIS 模型仿真。本課程還包括管理PCB 和片上終端相關內容。

        ?? 最好具有 Xilinx FPGA 設計經驗(或學過 FPGA 設計原理課程)

        ?? 信號完整性問題的領域界定
        ?? IBIS 模型
        ?? 使用合適的傳輸線終端
        ?? 了解負載對信號傳播的影響
        ?? 減小抖動的影響
        ?? 管理存儲器高速數據總線
        ?? 了解選擇 PCB 封裝效應
        ?? 片上終端和分立終端的區別

        Mentor 實驗

        實驗1． 選擇合適的Mentor 仿真器
        實驗2． 信號完整性動手實驗，觀察反射和傳播效應
        實驗3． 使用IBIS 仿真器，研究基本的傳輸線效應
        實驗4． 使用存儲的仿真信息進行功率計算并進行附加的時鐘仿真
        實驗5． 觀察傳輸線的耦合效應
        實驗6． 演示如何使用EBD 模型處理SDRAM 模塊

        Cadence 實驗

        實驗1． 選擇合適的Cadence 仿真器
        實驗2． 分析一個簡單的時鐘網絡
        實驗3． 多點時鐘網絡引起的信號完整性效應
        實驗4． 交調分析
        實驗5． 地址和數據分析